標(biāo)簽：矩陣
-
基于微帶線的相位補(bǔ)償電路物理模型
發(fā)布時(shí)間：2020年07月31日，查看次數(shù)：457通過引入金絲鍵合線等效模型，建立微帶線旁邊增加片式電容并用金絲鍵合線互連后的相位補(bǔ)償電路物理模型。提取金絲鍵合線的并聯(lián)電容、串聯(lián)電感、串聯(lián)電阻等參數(shù)，計(jì)算片式電容的容值參數(shù)，推導(dǎo)相位補(bǔ)償電路物理模型的 ＡＢＣＤ 矩陣，并轉(zhuǎn)換為［Ｓ ］矩陣后，通過計(jì)算Ｓ２１參數(shù)的角度值，即可得知片式電容對(duì)傳輸微波信號(hào)相位的影響。同時(shí)，通過仿真試驗(yàn)，驗(yàn)證了該模型建立和推導(dǎo)的正確性。引言由于現(xiàn)在雷達(dá)系統(tǒng)復(fù)雜性的提高，雷達(dá)系統(tǒng)的回波信號(hào)經(jīng)過天線后，經(jīng)常需要多路接收通道同時(shí)傳… -
循環(huán)神經(jīng)網(wǎng)絡(luò)FPGA也能做
發(fā)布時(shí)間：2017年09月16日，查看次數(shù)：836循環(huán)神經(jīng)網(wǎng)絡(luò)(RNNs)具有保留記憶和學(xué)習(xí)數(shù)據(jù)序列的能力。由于RNN的循環(huán)性質(zhì)，難以將其所有計(jì)算在傳統(tǒng)硬件上實(shí)現(xiàn)并行化。當(dāng)前CPU不具有大規(guī)模并行性，而由于RNN模型的順序組件，GPU只能提供有限的并行性。針對(duì)這個(gè)問題，普渡大學(xué)的研究人員提出了一種LSTM在Zynq 7020 FPGA的硬件實(shí)現(xiàn)方案，該方案在FPGA中實(shí)現(xiàn)了2層128個(gè)隱藏單元的RNN，并且使用字符級(jí)語(yǔ)言模型進(jìn)行了測(cè)試。該實(shí)現(xiàn)比嵌入在Zynq 7020 FPGA上的ARM Cortex-A9 CPU快了21倍。LSTM是一種特殊的RNN，由于獨(dú)特的設(shè)計(jì)結(jié)構(gòu)，LSTM適合… -
用一個(gè)串聯(lián)反饋電路來設(shè)定輸出阻抗節(jié)省產(chǎn)生3dB的輸出功率損耗
發(fā)布時(shí)間：2017年12月01日，查看次數(shù)：1016們經(jīng)常對(duì)運(yùn)放采用串聯(lián)終結(jié)方式，以匹配負(fù)載的阻抗。但這種實(shí)用方法會(huì)在終結(jié)電阻上產(chǎn)生3dB的輸出功率損耗（圖1）。較新型運(yùn)放采用3V和5V工作，限制了輸出擺幅，這意味著應(yīng)避免采用串聯(lián)匹配電阻方法。另一種辦法是用一個(gè)串聯(lián)反饋電路來設(shè)定輸出阻抗。在40多年前，GTE Lenkurt電子公司的一名高級(jí)研究工程師John Wittman就介紹過這一技術(shù)。圖1,采用一個(gè)與負(fù)載相等的串聯(lián)終結(jié)電阻會(huì)浪費(fèi)3dB的功率，使輸出擺幅減半。采用了這種技術(shù)后，設(shè)定輸出阻抗可以增加6dB的相互反饋，獲得優(yōu)于30dB的返回…
