標簽：時鐘信號
-
開關電容式模數(shù)轉換器（ADC）的框圖介紹
發(fā)布時間：2021年05月29日，查看次數(shù)：517著消費電子設備尺寸的不斷減小和復雜性的增加，強烈要求將越來越多的功能集成到單個芯片上。進行這種集成的原因很多。電路板設計變得更簡單，需要放置的設備更少，布線的互連更少。 在純數(shù)字環(huán)境中，集成以驚人的速度發(fā)展。在過去的十年中，數(shù)字集成已從根本上改變了DVD播放器，AVR和MP3播放器等消費類電子產品的系統(tǒng)設計。消費者已經(jīng)重復了更快 -
ADC/DAC設計經(jīng)典問答
發(fā)布時間：2021年05月02日，查看次數(shù)：397本文章是關于ADC/DAC設計經(jīng)典問答，涵蓋時鐘占空比、共模電壓、增益誤差、微分相位誤差、互調失真等常見問題。 1. 什么是小信號帶寬（SSBW）？ 小信號帶寬（Small Signal Bandwidth （SSBW））是指在指定的幅值輸入信號及特定的頻率下，它的輸出幅值比低頻時的輸出幅值下降指定值時，該特定頻率為小信號帶寬。 2. 什么是共模電壓（VCM）？ 共模電壓（Common Mode Voltage （VCM ））是差動輸入的兩個引腳上相同的直流輸入電壓。 3. 什么是MSB（ 有效位）？ MSB（ … -
采用時鐘復用技術提高可測性設計的故障覆蓋率
發(fā)布時間：2020年08月14日，查看次數(shù)：421基于掃描路徑法的可測性設計技術是可測性設計（DFT）技術的一個重要的方法，這種方法能夠從芯片外部設定電路中各個觸發(fā)器的狀態(tài)，并通過簡單的掃描鏈的設計，掃描觀測觸發(fā)器是否工作在正常狀態(tài)，以此來檢測電路的正確性。但隨著數(shù)字電路朝著超大規(guī)模的方向發(fā)展，設計電路中使用的觸發(fā)器的數(shù)目也日趨龐大，怎樣采用合適的可測性設計策略，檢測到更多的觸發(fā)器，成為基于掃描路徑法的一個關鍵問題。本文采用基于掃描路徑法的可測性設計技術，對一款約750萬門級雷達芯片的實際電路進行可測… -
如何降低時鐘的電磁干擾源
發(fā)布時間：2020年09月03日，查看次數(shù)：468眾所周知，電磁兼容的3要素是電磁干擾源、被干擾對象和傳播電磁干擾的途徑。PCB板上安裝的時鐘信號是一種引起PCB板電磁兼容問題的常見而又非常重要的輻射源。盡管時鐘信號與其他數(shù)據(jù)信號、控制信號的邏輯電平一般都是一樣的，翻轉速率一般也沒有太大的差別（大多數(shù)總線數(shù)據(jù)率與時鐘信號翻轉速率之比是1：1或者1：2），但由于時鐘信號之所以更容易接近或者超過輻射發(fā)射的限值，主要原因是時鐘信號是比較嚴格的周期信號，其在頻域的能量主要集中在某些頻點上，而數(shù)據(jù)信號是非周期信號，… -
數(shù)字電路設計之需要注意的幾個點
發(fā)布時間：2017年11月22日，查看次數(shù)：795這是一個在邏輯設計中注意事項列表，由此引起的錯誤常使得設計不可靠或速度較慢，為了提高設計性能和提高速度的可靠性，必須確定設計通過所有的這些檢查?？煽啃?. 為時鐘信號選用全局時鐘緩沖器BUFG!不選用全局時鐘緩沖器的時鐘將會引入偏差。2. 只用一個時鐘沿來寄存數(shù)據(jù)使用時鐘的兩個沿是不可靠的，因為時鐘的某沿或者兩個沿會漂移。如果時鐘有漂移而且你只使用了時鐘的一個沿，你就降低了時鐘邊沿漂移的風險。這個問題可以這樣來解決：就是允許CLKDLL自動糾正時鐘的占空比，以達百… -
應用程序接口有什么作用
發(fā)布時間：2018年01月06日，查看次數(shù)：720應用程序接口概況簡稱API（ApplicaonProgrammingInterface），就是軟件系統(tǒng)不同組成部分銜接的約定。在數(shù)據(jù)封裝時，網(wǎng)絡分層中的每個層相互之間會用接口進行交互并提供服務，其中應用層與用戶之間的接口稱之為應用程序接口。API實際上是一種功能集合，也可說是定義、協(xié)議的集合，無論是那種集合，它的實質都是通過抽象為用戶屏蔽實現(xiàn)上的細節(jié)和復雜性。從用戶角度看應用程序接口，表現(xiàn)為一系列API函數(shù)，用戶可以使用這些函數(shù)進行網(wǎng)絡應用程序開發(fā)。從網(wǎng)絡角度看，應用程序接口給用戶提…
