出于魯棒性、安全性、高共模電壓考量，或?yàn)榱讼稍跍y(cè)量中帶來(lái)誤差的接地環(huán)路，許多數(shù)據(jù)采集（DAQ）應(yīng)用都需要隔離DAQ信號(hào)鏈路徑。ADI的精密高速技術(shù)使系統(tǒng)設(shè)計(jì)人員能夠在相同的設(shè)計(jì)中實(shí)現(xiàn)高交流和直流精度，無(wú)需犧牲直流精度來(lái)?yè)Q取更高的采樣速率。然而，為實(shí)現(xiàn)高交流性能，如信噪比（SNR），系統(tǒng)設(shè)計(jì)人員必須考慮采樣時(shí)鐘信號(hào)或控制ADC中采樣保持（S&H）開(kāi)關(guān)的轉(zhuǎn)換啟動(dòng)信號(hào)上的抖動(dòng)所帶來(lái)的誤差。隨著目標(biāo)信號(hào)和采樣速率的增加，控制采樣保持開(kāi)關(guān)的信號(hào)抖動(dòng)會(huì)成為主要誤差源。

當(dāng)DAQ信號(hào)鏈被隔離之后，控制采樣保持開(kāi)關(guān)的信號(hào)一般來(lái)自進(jìn)行多通道同步采樣的背板。系統(tǒng)設(shè)計(jì)人員選擇低抖動(dòng)數(shù)字隔離器至關(guān)重要，以使進(jìn)入ADC的采樣保持開(kāi)關(guān)的控制信號(hào)具有低抖動(dòng)。精密高速ADC應(yīng)首選使用LVDS接口格式，以滿足高數(shù)據(jù)速率要求。它還會(huì)對(duì)DAQ電源層和接地層帶來(lái)極小的干擾。