四、從電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì)

這一節(jié)就來講講另一種方法，從電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì)。該方法本著這樣一個(gè)原則：在感興趣的頻率范圍內(nèi)，使整個(gè)電源分配系統(tǒng)阻抗 低。其方法仍然是使用去耦電容。

電源去耦涉及到很多問題：總的電容量多大才能滿足要求？如何確定這個(gè)值？選擇那些電容值？放多少個(gè)電容？選什么材質(zhì)的電容？電容如何安裝到電路板上？電容放置距離有什么要求？下面分別介紹。

1、目標(biāo)阻抗

目標(biāo)阻抗（Target Impedance）定義為：

 

該定義可解釋為：能滿足負(fù)載 大瞬態(tài)電流供應(yīng)，且電壓變化不超過 大容許波動(dòng)范圍的情況下，電源系統(tǒng)自身阻抗的 大值。超過這一阻抗值，電源波動(dòng)將超過容許范圍。如果你對(duì)阻抗和電壓波動(dòng)的關(guān)系不清楚的話，請(qǐng)回顧“電容退耦的兩種解釋”一節(jié)。

對(duì)目標(biāo)阻抗有兩點(diǎn)需要說明：

1、目標(biāo)阻抗是電源系統(tǒng)的瞬態(tài)阻抗，是對(duì)快速變化的電流表現(xiàn)出來的一種阻抗特性。

2、目標(biāo)阻抗和一定寬度的頻段有關(guān)。在感興趣的整個(gè)頻率范圍內(nèi)，電源阻抗都不能超過這個(gè)值。阻抗是電阻、電感和電容共同作用的結(jié)果，因此必然與頻率有關(guān)。感興趣的整個(gè)頻率范圍有多大？這和負(fù)載對(duì)瞬態(tài)電流的要求有關(guān)。顧名思義，瞬態(tài)電流是指在極短時(shí)間內(nèi)電源必須提供的電流。如果把這個(gè)電流看做信號(hào)的話，相當(dāng)于一個(gè)階躍信號(hào)，具有很寬的頻譜，這一頻譜范圍就是我們感興趣的頻率范圍。

如果暫時(shí)不理解上述兩點(diǎn)，沒關(guān)系，繼續(xù)看完本文后面的部分，你就明白了。

2、需要多大電容量

有兩種方法確定所需的電容量。 種方法利用電源驅(qū)動(dòng)的負(fù)載計(jì)算電容量。這種方法沒有考慮 ESL 及 ESR 的影響，因此很不 確，但是對(duì)理解電容量的選擇有好處。第二種方法就是利用目標(biāo)阻抗（Target Impedance）來計(jì)算總電容量，這是業(yè)界通用的方法，得到了廣泛驗(yàn)證。你可以先用這種方法來計(jì)算，然后做局部微調(diào)，能達(dá)到很好的效果，如何進(jìn)行局部微調(diào)，是一個(gè)更 的話題。下面分別介紹兩種方法。

方法一：利用電源驅(qū)動(dòng)的負(fù)載計(jì)算電容量

設(shè)負(fù)載（容性）為 30pF，要在 2ns 內(nèi)從 0V 驅(qū)動(dòng)到 3.3V，瞬態(tài)電流為：

 

如果共有 36 個(gè)這樣的負(fù)載需要驅(qū)動(dòng)，則瞬態(tài)電流為：36*49.5mA=1.782A。假設(shè)容許電壓波動(dòng)為：3.3*2.5%=82.5 mV，所需電容量為C=I*dt/dv=1.782A*2ns/0.0825V=43.2nF

說明：所加的電容實(shí)際上作為抑制電壓波紋的儲(chǔ)能元件，該電容必須在2ns 內(nèi)為負(fù)載提供1.782A 的電流，同時(shí)電壓下降不能超過 82.5 mV，因此電容值應(yīng)根據(jù) 82.5 mV 來計(jì)算。記?。弘娙莘烹娊o負(fù)載提供電流，其本身電壓也會(huì)下降，但是電壓下降的量不能超過 82.5mV（容許的電壓波紋）。這種計(jì)算沒什么實(shí)際意義，之所以放在這里說一下，是為了讓大家對(duì)去耦原理認(rèn)識(shí)更深。

方法二：利用目標(biāo)阻抗計(jì)算電容量（設(shè)計(jì)思想很嚴(yán)謹(jǐn)，要吃透）

為了清楚的說明電容量的計(jì)算方法，我們用一個(gè)例子。要去耦的電源為 1.2V，容許電壓波動(dòng)為 2.5%， 大瞬態(tài)電流 600mA，

步：計(jì)算目標(biāo)阻抗

第二步：確定穩(wěn)壓電源頻率響應(yīng)范圍。

和具體使用的電源片子有關(guān)，通常在 DC 到幾百 kHz 之間。這里設(shè)為 DC 到 100kHz。在100kHz 以下時(shí)，電源芯片能很好的對(duì)瞬態(tài)電流做出反應(yīng)，高于 100kHz 時(shí)，表現(xiàn)為很高的阻抗，如果沒有外加電容，電源波動(dòng)將超過允許的 2.5%。為了在高于 100kHz 時(shí)仍滿足電壓波動(dòng)小于 2.5%要求，應(yīng)該加多大的電容？

第三步：計(jì)算 bulk 電容量

當(dāng)頻率處于電容自諧振點(diǎn)以下時(shí)，電容的阻抗可近似表示為：“” 頻率 f 越高，阻抗越小，頻率越低，阻抗越大。在感興趣的頻率范圍內(nèi)，電容的 大阻抗不能超過目標(biāo)阻抗，因此使用 100kHz 計(jì)算（電容起作用的頻率范圍的 低頻率，對(duì)應(yīng)電容 高阻抗）。

第四步：計(jì)算 bulk 電容的 高有效頻率

第五步：計(jì)算頻率高于 1.6MHz 時(shí)所需電容

假設(shè)使用某公司的 0402 封裝陶瓷電容，寄生電感約為 0.4nH，加上安裝到電路板上后過孔的寄生電感（本文后面有計(jì)算方法）假設(shè)為 0.6nH，則總的寄生電感為 1 nH。為了滿足總電感不大于 0.16 nH 的要求，我們需要并聯(lián)的電容個(gè)數(shù)為：1/0.016=62.5 個(gè)，因此需要 63 個(gè) 0402 電容。

為了在 1.6MHz 時(shí)阻抗小于目標(biāo)阻抗，需要電容量為：

因此每個(gè)電容的電容量為 1.9894/63=0.0316 uF。

綜上所述，對(duì)于這個(gè)系統(tǒng)，我們選擇 1 個(gè) 31.831 uF 的大電容和 63 個(gè) 0.0316 uF 的小電容即可滿足要求。

3、相同容值電容并聯(lián)

使用很多電容并聯(lián)能有效地減小阻抗。63 個(gè) 0.0316 uF 的小電容（每個(gè)電容 ESL 為 1 nH）并聯(lián)的效果相當(dāng)于一個(gè)具有 0.159 nH ESL 的 1.9908 uF 電容。

“圖圖 10 多個(gè)等值電容并聯(lián)

單個(gè)電容及并聯(lián)電容的阻抗特性如圖 10 所示。并聯(lián)后仍有相同的諧振頻率，但是并聯(lián)電容在每一個(gè)頻率點(diǎn)上的阻抗都小于單個(gè)電容。

但是，從圖中我們看到，阻抗曲線呈 V 字型，隨著頻率偏離諧振點(diǎn)，其阻抗仍然上升的很快。要在很寬的頻率范圍內(nèi)滿足目標(biāo)阻抗要求，需要并聯(lián)大量的同值電容。這不是一種好的方法，造成極大地浪費(fèi)。有些人喜歡在電路板上放置很多 0.1uF 電容，如果你設(shè)計(jì)的電路工作頻率很高，信號(hào)變化很快，那就不要這樣做， 好使用不同容值的組合來構(gòu)成相對(duì)平坦的阻抗曲線。

4、不同容值電容的聯(lián)與反諧振

容值不同的電容具有不同的諧振點(diǎn)。圖 11 畫出了兩個(gè)電容阻抗隨頻率變化的曲線。

“圖圖 11 兩個(gè)不同電容的阻抗曲線

左邊諧振點(diǎn)之前，兩個(gè)電容都呈容性，右邊諧振點(diǎn)后，兩個(gè)電容都呈感性。在兩個(gè)諧振點(diǎn)之間，阻抗曲線交叉，在交叉點(diǎn)處，左邊曲線代表的電容呈感性，而右邊曲線代表的電容呈容性，此時(shí)相當(dāng)于 LC 并聯(lián)電路。對(duì)于 LC 并聯(lián)電路來說，當(dāng) L 和 C 上的電抗相等時(shí)，發(fā)生并聯(lián)諧振。因此，兩條曲線的交叉點(diǎn)處會(huì)發(fā)生并聯(lián)諧振，這就是反諧振效應(yīng)，該頻率點(diǎn)為反諧振點(diǎn)。

兩個(gè)容值不同的電容并聯(lián)后，阻抗曲線所示。從中我們可以得出兩個(gè)結(jié)論：a 不同容值的電容并聯(lián)，其阻抗特性曲線的底部要比圖 10 阻抗曲線的底部平坦得多（雖然存在反諧振點(diǎn)，有一個(gè)阻抗尖峰），因而能更有效地在很寬的頻率范圍內(nèi)減小阻抗。

b 在反諧振（Anti-Resonance）點(diǎn)處，并聯(lián)電容的阻抗值無限大，高于兩個(gè)電容任何一個(gè)單獨(dú)作用時(shí)的阻抗。并聯(lián)諧振或反諧振現(xiàn)象是使用并聯(lián)去耦方法的不足之處。

在并聯(lián)電容去耦的電路中，雖然大多數(shù)頻率值的噪聲或信號(hào)都能在電源系統(tǒng)中找到低阻抗回流路徑，但是對(duì)于那些頻率值接近反諧振點(diǎn)的，由于電源系統(tǒng)表現(xiàn)出的高阻抗，使得這部分噪聲或信號(hào)能量無法在電源分配系統(tǒng)中找到回流路徑， 終會(huì)從 PCB 上發(fā)射出去（空氣也是一種介質(zhì)，波阻抗只有幾百歐姆），從而在反諧振頻率點(diǎn)處產(chǎn)生嚴(yán)重的 EMI 問題。

因此，并聯(lián)電容去耦的電源分配系統(tǒng)一個(gè)重要的問題就是：合理的選擇電容，盡可能的壓低反諧振點(diǎn)處的阻抗。

ESR 對(duì)反諧振（Anti-Resonance）的影響Anti-Resonance 給電源去耦帶來麻煩，但幸運(yùn)的是，實(shí)際情況不會(huì)像圖 12 顯示的那么糟糕。

實(shí)際電容除了 LC 之外，還存在等效串聯(lián)電阻 ESR。

因此，反諧振點(diǎn)處的阻抗也不會(huì)是無限大的。實(shí)際上，可以通過計(jì)算得到反諧振點(diǎn)處的阻抗，X 為反諧振點(diǎn)處單個(gè)電容的阻抗虛部（均相等）。