從5G到工業(yè)應(yīng)用，隨著收集、傳送和存儲(chǔ)的數(shù)據(jù)越來越多，也在不斷擴(kuò)大模擬信號(hào)處理器件的性能極限，有些甚至達(dá)到每秒千兆采樣。由于創(chuàng)新的步伐從未放緩，下一代電子解決方案將使解決方案體積進(jìn)一步縮少，電源效率持續(xù)提高，并對(duì)噪聲性能提出更高的要求。

本文概述如何量化信號(hào)處理鏈中負(fù)載的電源噪聲靈敏度以及如何計(jì)算 大可接受電源噪聲。還會(huì)討論測量設(shè)置。 后，我們將討論一些滿足電源域靈敏度和現(xiàn)實(shí)電源噪聲需求的策略。本系列的后續(xù)文章將深入詳細(xì)探討如何優(yōu)化ADC、DAC和RF收發(fā)器的配電網(wǎng)絡(luò)（PDN）。

了解并量化信號(hào)處理負(fù)載對(duì)電源噪聲的靈敏度

電源優(yōu)化的 步是研究分析模擬信號(hào)處理器件對(duì)電源噪聲的真正靈敏度。其中包括了解電源噪聲對(duì)關(guān)鍵動(dòng)態(tài)性能規(guī)格的影響，以及電源噪聲靈敏度的表征 - 即，電源調(diào)制比（PSMR）和電源抑制比（PSRR）。

PSMR和PSRR表明是否具有良好的電源抑制特性，但僅憑它們并不足以確定紋波應(yīng)有多低。本文介紹如何利用PSMR和PSRR確定紋波容限閾值或 大允許電源噪聲。只有確定與電源頻譜輸出相匹配的閾值才可能實(shí)現(xiàn)優(yōu)化電源系統(tǒng)設(shè)計(jì)。如果確保電源噪聲低于其 大規(guī)格值，則優(yōu)化電源不會(huì)降低每個(gè)模擬信號(hào)處理器件的動(dòng)態(tài)性能。

電源噪聲對(duì)模擬信號(hào)處理器件的影響

應(yīng)了解電源噪聲對(duì)模擬信號(hào)處理器件的影響。這些影響可通過三個(gè)測量參數(shù)進(jìn)行量化：

無雜散動(dòng)態(tài)范圍（SFDR）

信噪比（SNR）

相位噪聲（PN）

了解電源噪聲對(duì)這些參數(shù)的影響是優(yōu)化電源噪聲規(guī)格的 步。

無雜散動(dòng)態(tài)范圍（SFDR）

電源噪聲可耦合到任何模擬信號(hào)處理系統(tǒng)的載波信號(hào)中。電源噪聲的影響取決于其相對(duì)于頻域中載波信號(hào)的強(qiáng)度。一種測量方法是SFDR，它代表能與大干擾信號(hào)區(qū)分開來的 小信號(hào) - 具體來講，就是載波信號(hào)的幅度與 高雜散信號(hào)幅度的比值，不管它在頻譜的哪個(gè)位置，都得出下式：

 

載波信號(hào)

雜散信號(hào)

SFDR = 無雜散動(dòng)態(tài)范圍（dB）

載波信號(hào) = 載波信號(hào)幅度的均方根值（峰值或滿量程）

雜散信號(hào) = 頻譜中 高雜散幅度的均方根值

 

圖1.使用（a）干凈電源和（b）噪聲電源兩種情況下。

SFDR可以相對(duì)于滿量程（dBFS）或載波信號(hào)（dBc）來指定。電源紋波耦合到載波信號(hào)可產(chǎn)生干擾雜散信號(hào)，這會(huì)降低SFDR。圖1比較了采用干凈電源和噪聲電源供電兩種情況下。當(dāng)1 MHz電源紋波作為調(diào)制雜散出現(xiàn)在ADC的快速傅立葉變換（FFT）頻譜輸出的載波頻率附近時(shí)，電源噪聲會(huì)使SFDR降低約10 dB。

信噪比（SNR）

SFDR取決于頻譜中的 高雜散，而SNR則取決于頻譜內(nèi)的總噪聲。SNR限制模擬信號(hào)處理系統(tǒng)識(shí)別低振幅信號(hào)的能力，并且理論上受系統(tǒng)中轉(zhuǎn)換器分辨率的限制。SNR在數(shù)學(xué)上定義為載波信號(hào)電平與所有噪聲頻譜分量（前五次諧波和直流除外）之和的比值，其中：

 

載波信號(hào)

雜散信號(hào)

SNR = 信噪比（dB）

載波信號(hào) = 載波信號(hào)的均方根值（峰值或滿量程）

頻譜噪聲 = 除前五次諧波之外的所有噪聲頻譜分量的均方根和

噪聲電源通過在載波信號(hào)中耦合并在輸出頻譜中添加噪聲頻譜分量，可降低SNR。如圖2所示，當(dāng)1 MHz電源紋波在FFT輸出頻譜中產(chǎn)生頻譜噪聲分量時(shí)，SNR從56.8 dBFS降低到51.7 dBFS。

相位噪聲（PN）

相位噪聲是衡量信號(hào)頻率穩(wěn)定性的參數(shù)。理想情況下，振蕩器應(yīng)能夠在一定時(shí)間段內(nèi)產(chǎn)生一組特定的穩(wěn)定頻率。但是在現(xiàn)實(shí)世界中，信號(hào)中總是存在一些小的干擾幅度和相位波動(dòng)。這些相位波動(dòng)或抖動(dòng)分布在頻譜中的信號(hào)兩側(cè)。

相位噪聲可采用多種方式定義。在本文中，相位噪聲定義為單邊帶（SSB）相位噪聲，這是一種常用定義，其使用載波信號(hào)偏移頻率的功率密度與載波信號(hào)總功率的比值，其中：

 

邊帶功率密度

載波功率

SSB PN = 單邊帶相位噪聲（dBc/Hz）

邊帶功率密度 = 載波信號(hào)偏移頻率下每1 Hz帶寬的噪聲功率（W/Hz）

載波功率 = 總載波功率（W）

圖2.使用（a）干凈電源和（b）噪聲電源兩種情況下，AD9208高速ADC的SNR。

圖3.（a） 輸出噪聲量有顯著差異的兩個(gè)不同電源。（b） 分別由這兩個(gè)電源供電時(shí)。

對(duì)于模擬信號(hào)處理器件，通過時(shí)鐘電源電壓耦合到器件時(shí)鐘中的電壓噪聲會(huì)產(chǎn)生相位噪聲，進(jìn)而影響內(nèi)部本振（LO）的頻率穩(wěn)定性。這擴(kuò)大了頻譜中LO頻率的范圍，增加了與載波相對(duì)應(yīng)的偏移頻率下的功率密度，從而增加了相位噪聲。

結(jié)論

高速模擬信號(hào)處理器件出色的動(dòng)態(tài)性能很容易被電源噪聲削弱。為了避免系統(tǒng)性能下降，必須充分了解信號(hào)鏈對(duì)電源噪聲的靈敏度。這可通過設(shè)定 大允許紋波來確定， 大允許紋波對(duì)于配電網(wǎng)絡(luò)（PDN）設(shè)計(jì)至關(guān)重要。知道 大允許紋波閾值后，就可以采用各種方法來設(shè)計(jì)優(yōu)化電源。如果 大允許紋波具有良好的裕度，則PDN不會(huì)降低高速模擬信號(hào)處理器件的動(dòng)態(tài)性能。