近年來，隨著計(jì)算機(jī)微處理器的輸入電壓要求越來越低，低壓大電流DC-DC變換器的研究得到了許多研究者的重視，各種拓?fù)浣Y(jié)構(gòu)層出不窮，同步整流技術(shù)、多重多相技術(shù)、磁集成技術(shù)等也都應(yīng)用于這個(gè)領(lǐng)域。筆者提出了一種交錯(cuò)并聯(lián)的低壓大電流DC-DC變換器，它的一次側(cè)采用對稱半橋結(jié)構(gòu)，而二次側(cè)采用倍流整流結(jié)構(gòu)。采用這種結(jié)構(gòu)可以極大地減小濾波電容上的電流紋波，從而極大地減小了濾波電感的大小與整個(gè)DC-DC變換器的尺寸。這種變換器運(yùn)行于48V的輸入電壓和100kHz的開關(guān)頻率的環(huán)境。

2倍流整流的低壓大電流DC-DC變換器的結(jié)構(gòu)分析

倍流整流低壓大電流DC-DC變換器的電路原理圖如圖1所示，一次側(cè)采用對稱半橋結(jié)構(gòu)，二次側(cè)采用倍流整流結(jié)構(gòu)，在S1導(dǎo)通時(shí)SR1必須截止，L1充電；在S2導(dǎo)通時(shí)SR2必須截止，L2充電，這樣濾波電感電流就會在濾波電容上移項(xiàng)疊加。圖2給出了開關(guān)控制策略。

　　圖1倍流整流的低壓大電流DC-DC變換器的電路原理圖

　　圖2開關(guān)的控制策略

通過以上分析可以看出，倍流整流結(jié)構(gòu)的二次側(cè)2個(gè)濾波電感電流在濾波電容上相互疊加，從而使得輸出電流紋波變得相當(dāng)小。

結(jié)構(gòu)中的同步整流器均按外加信號驅(qū)動(dòng)處理，使控制變得很復(fù)雜，但在這種半橋-倍流拓?fù)浣Y(jié)構(gòu)中使用簡單的自驅(qū)動(dòng)方式很困難，因?yàn)?，在這種結(jié)構(gòu)中，如果直接從電路中取合適的點(diǎn)作為同步整流器的驅(qū)動(dòng)信號，在死區(qū)時(shí)間內(nèi)當(dāng)這個(gè)驅(qū)動(dòng)信號為零時(shí)，同步整流器就會截止。為了在半橋-倍流拓?fù)浣Y(jié)構(gòu)中使用自驅(qū)動(dòng)方式，就必須使用到輔助繞組。

以單個(gè)半橋-倍流拓?fù)浣Y(jié)構(gòu)為例，見圖3，VSEC為變壓器的二次側(cè)電壓，Vgs為由輔助繞組獲得的同步整流器的驅(qū)動(dòng)電壓，可以看出即使在死區(qū)的時(shí)間內(nèi)，同步整流器的驅(qū)動(dòng)電壓也不可能為零，保證了自驅(qū)動(dòng)方式在這種拓?fù)浣Y(jié)構(gòu)中的應(yīng)用。

　　圖3自驅(qū)動(dòng)同步整流器電路及波形圖

另外，由于在大電流的情況下MOSFET導(dǎo)通壓降將增大，從而產(chǎn)生較大的導(dǎo)通損耗，為此應(yīng)采用多個(gè)MOSFET并聯(lián)方法來減小損耗。

3交錯(cuò)并聯(lián)低壓大電流DC-DC變換器

3.1電路原理圖

綜上所述，倍流整流低壓大電流DC-DC變換器具有很好的性能，在此基礎(chǔ)上引入交錯(cuò)并聯(lián)技術(shù)，構(gòu)成一種新的結(jié)構(gòu)，稱為并聯(lián)低壓大電流DC-DC變換器，可以進(jìn)一步減小輸出電流紋波。

圖4為交錯(cuò)并聯(lián)低壓大電流DC-DC變換器的電路原理圖（以最簡單的2個(gè)倍流整流交錯(cuò)并聯(lián)為例）。

　　圖4交錯(cuò)并聯(lián)低壓大電流DC-DC變換器的電路原理圖

　　3.2變換器的開關(guān)控制策略

　　交錯(cuò)并聯(lián)低壓大電流DC-DC變換器的開關(guān)控制策略見圖5。

圖5交錯(cuò)并聯(lián)低壓大電流DC-DC變換器的開關(guān)控制策略